老工程師的技術生活(二十六) --- IC Chip 的成本概念

因為在上一篇文章中，我有提到一個MCU (IC) 的基本成本概念：Core Limit/Pad Limit。

這是我以前在 IC 設計公司時，常常會聽到的一個 IC 設計與製造上的一個重要成本概念。

詳細的名詞定義是不是這樣子的？我也不知道，但基本概念應該沒錯的。

剛好這一兩年新聞都在炒護國神山 tsmc 在半導體界所扮演的角色，所以我們也可以拿

這篇文章參考看看，到底這些新聞背後：關於晶片設計生產製造的成本觀念。

首先我們先用圖示來解釋一下所謂 Core Limit/Pad Limit 的基本概念：

這是一般我們拿到手上的一顆 IC 晶片的架構示意圖：一顆晶片切下後，把它封裝成一顆

20 pin 的IC 外觀，如果你還不清楚的話：我們再用一顆實際有型號編號的 MCU來看： 

這是一顆晶片四四方方的樣子，所以原廠就把它封裝成 QFN-20 的樣子。

所以我們就可以看到這個IC 內部實際晶片(Chip Core) 與I/O Pad 之間的關係了。

接下來再來看這兩著如何影響他在市場上的銷售定價成本關係。

首先我們來看所謂： Pad limit 的概念。可能因為你IC 功能簡單或半導體製程關係，

或是你 IC 上面需要很強壯的 I/O 接點 (包括電源或耐電流電壓高，當然也包括 Chip 上的

Power Ring，即所謂的電源走線， Chip 也是有所謂的 IC layout 布局考量的)，所以你的 

IO Pad 面積大，結果你的 I/O Pad 擺一擺，所能圍出面積就決定你中心 Chip Core 能有

多大了。所以你也不可能在你的晶片設計上，擺上太多功能的東西：

這一般都是那一種要拿出來在市場殺價用的低階產品都是儘量往這樣的極限走，

功能簡單，所以 IO Pad (IC 的腳位就越少越簡單了)。

講求的是一片晶圓上能塞下越多晶片越好。因為半導體廠生產是以一片晶圓報價的，

他是不管你一片晶圓可以塞下多少晶片。當然製程越先進就越能塞進越多晶片，

但你也不可以塞下一大堆晶片，然後發現晶片設計有瑕疵或功能不全，造成自己

嚴重庫存或滯銷。這種低階 IC 市場，台灣以前很會玩，也都靠這種市場起家的。

----

相對來說：你晶片設計方向是想鎖住一些高階應用市場，也希望你的晶片在市場上功能

強大，打遍天下無敵手，所以你在IC 功能設計上就得要包山包海的把所有你所能想到

功能全塞進 Chip Core 裡，就像下圖所示：

結果就造成這種所謂的 Core Limit ：由你晶片核心功能決定成本了：

你想把 IC 封裝成多少Pin (多大顆都沒問題，當然現在 IC 也是希望功能越強大，IO 也越多，

IC 腳位也不要只侷限在IC 四周出現，也就有了所謂的BGA 封裝)。

但你一片晶圓可能所能生產製造出來的數量就非常有限了，要不然就是得提高製程

(縮小晶片面積)，來創造更多的晶片出來。

當然在上圖中我們也點出：也不是所有 I/O pad 都是要提供給終端客戶用的，只要你

晶片功能越複雜，在晶片生產製造過程的品管就越複雜，那就更需要一些額外的

檢測驗證的 IO 點 ( Test Pin)，有些是屬於晶片的檢測：他就可能不會包出來在實際

IC 上面，另一種則需要封裝到實際IC 上面，卻不允許客人使用，所以在許多 IC 規格

書上就會標示： NC pin 。

(PS：或許你聽過 JTAG (Joint Test Access Group) 這個名詞，其實他一開始基本上就

是在這方面使用的啦，我很早以前也有寫過這類文章)

所以當我們有了這兩種截然不同的市場需求或產品功能訴求之間，就產生了這兩種

不同的 IC 產品設計製造限制。 一般 IC 設計公司一開始在進行所謂實際的 IC 設計 

之前就會約略抓一下成本，以前因為半導體製程單純，只要隨便抓一家半導體生產

公司來問一下就可以估算了。但因為現在半導體製造講求越來越精密，有些 IC 

設計上的東西，都不是你想要有的功能就可以生產出來的，譬如說：

你的晶片上面需要一組512 Bytes 的 SRAM 。要嘛你就得自己慢慢設計，還要問一下

人家 tsmc 的生產上有沒有問題？但現在有很多都是：一些 EDA (電腦輔助設計自動化)

公司(我們一般也可以稱為 IP 矽智財提供者) 譬如 Cadence/Synopsys/Mentor 等，人家

在他的EDA 軟體模擬裡，已經跟tsmc 合作開發出某些特殊製程的IP 矽智財。你也只能

套著用。所以你說：人家 tsmc 也不是單打獨鬥的搞表面上的那個 5 奈米或 3 奈米製程

而已，人家還是得跟這些IP 矽智財合作，把這些IC 設計所需的基本要件給先確認生產

製造是沒問題的。然後你再把這些後段生產製造的資訊帶回公司內部仔細的核算一下：

所以一般我們也都會有一張IC 生產的基本估算表：

(以下這張是二十幾年前， 我們與 tsmc 之間的估算試算表)

以現在半導體製程規格來說：這已經算是"遠古時代"的資料東西了，

但現在半導體產業的生產製造與 IC 銷售成本估算原則與關係都沒有太大的變化，

我們從試算表上可以看到幾項主要因素：就是半導體生產製程(幾奈米)決定一片晶圓所

能產生的 Chip 數量，然後還得考慮生產良率，以前我們都估得很保守，現在你估

70%  都會被打屁股的。然後人家 tsmc 還得看你客戶的財務狀況報價。

(從上試算表裡，也可以看到一顆 SOC 裡 埋了一顆 RISC 8051市佔面積約6.68% 

32 K SRAM 是佔了 19.08% 而這些 SRAM 還是由不同 IP Cell 所構成的，

也可以看到 Power Ring 與 Pad 所佔的比例大小。就是本文的所指的重點)

---

所以所有的一切都是回歸到商業會計準則：產品要能成功獲利就得嚴格的審視各項成本，

而所有的成本又來自於你對你的產品在市場定位與客戶端的需求與訴求決定。

所以當你下回拿到一顆 MCU (或 IC ) 時，你就不要一下子覺得為什麼IC 的功能不足？

或是覺得IC 的 I/O 腳不夠？然後又想拿低階產品玩高階市場？或是殺雞用牛刀的

選擇不是很洽當的 IC 解決方案？其實這背後都是這些基本的成本概念在運作的。

以上簡單的個人經驗說明。

若有不足或錯誤之處，也歡迎提出批評與指教。謝謝。